- 功率MOSFET基礎
-
內容表
10.雪崩能力和額定
11.dV/dt額定
12.熱阻特性
13.功率耗散
14.安全工作區
15.電流額定
1.基本器件結構
功率MOSFET (金屬氧化物半導體場(chǎng)效應晶體管)是非常通用的功率器件，因為它具有低的柵極驅動(dòng)功率，快的開(kāi)關(guān)速度和優(yōu)異的并聯(lián)工作能力。許多功率MOSFET具有縱向的垂直結構，源極和漏極在晶元的相對的平面，從而可以流過(guò)大的電流和具有高的電壓。
圖1a和1b示出溝漕和平面兩種基本的器件結構。溝漕結構主要用于額定電壓低于200V的器件，因為它具有高的溝道密度，因此導通電阻低。平面結構適合于更高的額定電壓器件，因為導通電阻主要由epi-層的電阻來(lái)決定，因此無(wú)法得到高的單元密度。兩種結構基本的操作相同。除了特別的定義，本文只討論溝漕結構。
Figure 1a: 溝漕MOSFET結構 Figure 1b: 平面MOSFET結構
2.擊穿電壓
在許多功率MOSFET中，N+ 源極和P-體形成的結是通過(guò)金屬物短路的，從而避免意外的導通寄生的三極管。當沒(méi)有偏置加在柵極時(shí)，功率MOSFET通過(guò)反向偏置P-體和N- Epi形成的結，可以承受高的漏極電壓。
在高壓器件中，絕大部分電壓由少摻雜的Epi層來(lái)承受：厚的少摻雜的Epi層承受更高的擊穿耐壓，但是增加了導通電阻。在低壓器件中，P-體摻雜程度和N- Epi層差不多，也可以承受電壓。如果P-體的厚度不夠，重摻雜太多，耗盡區可以通孔達到N+ 源極區，從而降低了擊穿電壓值。如果P-體的厚度太大，重摻雜不夠，溝道的電阻和閾值電壓將增大。因此需要仔細的設計體和Epi摻雜和厚度以?xún)?yōu)化其性能。
數據表中，BVDSS通常定義為漏電流為250uA時(shí)漏極到源極的電壓。漏極到源極的漏電流表示為IDSS，它在100%的BVDSS額定時(shí)測量。溫度增加，IDSS增加，BVDSS也增加。
3.導通狀態(tài)特性
要考慮功率MOSFET在兩種不同的模式下工作：第一象限和第三象限工作。
第一象限工作
當正向電壓加在漏極上時(shí)，N溝道的功率MOSFET操作在第一象限工作，如圖2所示。當柵極電壓VG增加到閾值電壓VTH時(shí)，MOSFET溝道開(kāi)始流過(guò)電流。它流過(guò)電流的值取決于MOSFET的導通電阻，定義為：
RDSON=VD/ID
對于足夠的柵極電荷過(guò)驅動(dòng)VG>>VTH，ID-VD曲線(xiàn)操作在線(xiàn)性區，因為MOSFET的溝道完全導通。在低的柵極過(guò)驅動(dòng)電壓下，當VD>(VG-VTH)，由于溝道的修剪效應，漏極電流達到飽和點(diǎn)。
圖2: 導通區特性（第一象限）
對于溝漕MOSFET, RDSON由于下面幾個(gè)部分組成：
- RS: 源極電阻
- RCH: 溝道電阻
- RACC: 聚集區電阻
- REPI: 硅片頂層電阻，外延硅，有名epi；epi控制著(zhù)MOSFET可以承受阻斷電壓值
- RSUBS: 硅襯底電阻，epi從它上面生長(cháng)。
圖3a: 溝漕RDSON組成 圖3b: 平面MOSFETRDSON組成
對于平面MOSFET, RDSON組成部分和溝漕MOSFET相似。主要的不同在于出現JFET部分。當器件縮小到更小的尺寸，RS, RCH, RACC也減小，因為更多的單個(gè)的單元晶胞將堆積在給定的硅片區。另一方面，當電流被限制在靠近P-體區的狹窄的n-區流過(guò)時(shí)，RJFET將遭受JFET效應。由于沒(méi)有JFET效應，溝漕MOSFET可以得到更高密度的縮減，實(shí)現低的RDSON。
溝道電阻RCH主要依賴(lài)于柵極過(guò)驅動(dòng)程度。VGS增加，RCH減小。開(kāi)始時(shí)，當VGS增到VTH以上時(shí)，RDSON很快降減小，表明MOSFET溝道導通。當VGS進(jìn)一步增加，RDSON下降比較來(lái)緩，因為溝道完全導通，MOSFET導通電阻由其它的電阻組成部分決定。RDSON隨溫度增加而增加，因為溫度增加，載流子運動(dòng)能力降低，這是器件并聯(lián)工作的重要特性。
圖4: RDSON對柵極偏置和溫度
閾值電壓
閾值電壓VGS(TH)定義為最小的柵極偏置電壓，此時(shí)，在源極和漏極間形成導通的溝道。對于功率MOSFET，通道在250uA的漏源極電流時(shí)測量。柵極氧化層厚度和溝道摻雜集中度用來(lái)控制閾值電壓。10-15V的驅動(dòng)電壓，其典型值設計為2-4V。使用CMOS技術(shù)縮減，功率MOSFET的柵極驅動(dòng)電壓可以降到的2.5-4.5V。因此，這些應用需要更低的閾值電壓1-2V。閾值電壓具有負的溫度系數，溫度增加，閾值電壓降低。
跨導
跨導gfs，定義為MOSFET的增益，可以用下面公式表示：
gfs=DIDS/DVGS =μCox W/LCH
通常在固定的VDS，在飽和區測量。器件柵極寬度W，溝道長(cháng)度LCH，活動(dòng)性μ，柵極電容COX，影響跨導值。溫度增加，跨導降低，因為載流子的活性降低。
第三象限工作
在DCDC的BUCK變換器中，功率MOSFET在第三象限工作很常見(jiàn)，電流流過(guò)下面N溝道的MOSFET，和第一象限比較，電流方向是反向的，施加的RDSON相同。
在相對低的電流時(shí)，第三象限工作的導通特性和第一象限是對稱(chēng)的。因此可以假定兩種操作典型有相同的RDSON。在大的電流和大的VDS時(shí)，它們工作方式不同。當VDS接近體二極管的正向壓降時(shí)，體二極管開(kāi)始導通。因此，電流增加，不能看到電流飽和特性。
圖5: 第三象限工作
4.電容
MOSFET的開(kāi)關(guān)特性受器件三個(gè)管腳的寄生電容的影響，也就是柵極源極電容CGS，柵極漏極電容CGD和漏極源極電容CDS，如圖6所示。這些電容值是非線(xiàn)性的，和器件結構，幾何特性和偏置電壓相關(guān)。
圖6: MOSFET寄生電容
開(kāi)通時(shí)，電容CGD和CGS 通過(guò)柵極充電，因此設計柵極的控制電路時(shí)必須考慮電容的變化。MOSFET的數據表提供的寄生電容參數，CISS，COSS,和CRSS。
CGD = CRSS
CGS = CISS ? CRSS
CDS = COSS ? CRSS
CRSS = 小信號反向傳輸電容。
CISS =小信號輸入電容，漏極和源極短路。
COSS =小信號輸出電容，柵極和源極短路。
MOSFET的電容是非線(xiàn)性的，是直流偏置電壓的函數。圖7示出了電容如何隨VDS電壓增加而變化。所有的MOSFET的寄生電容來(lái)源于不依賴(lài)于偏置的氧化物電容和依賴(lài)于偏置的硅耗盡層電容的組合。當電壓增加時(shí)，和VDS相關(guān)電容的減小來(lái)源于耗盡層電容減小，耗盡層區域擴大。
圖7b示出了當VGS電壓增加大于閾值電壓，VDS電壓值低，MOSFET柵極電容也增加，因為MOS溝道電子反形層形成，在溝漕底部形成電子聚集層。這也是為什么一旦電壓超過(guò)QGD階級，柵極電荷特性曲線(xiàn)的斜率增加的原因。
圖7a: 典型電容隨VDS變化 圖7b: 典型輸入電容 Ciss隨 VGS變化
5.柵極電荷
如果知道了柵極的驅動(dòng)電流，柵極電荷參數可以用來(lái)估算功率MOSFET開(kāi)關(guān)時(shí)間。這只取決于器件的寄生電容。這個(gè)參數受漏極電流，電源電壓和溫度的影響較小。柵極電荷測試的原理圖和相關(guān)波形見(jiàn)圖8所示。在此電路中，恒定的柵極電流源Ig給測試器件的柵極充電，漏極電流ID由外部提供。測量VGS和柵極充電時(shí)間，可以直接表明漏極電流從0增加到ID，同時(shí)，漏極電壓從VDC減小完全導通電壓時(shí)，器件所消耗的能量。
在柵極電流開(kāi)通前，測試的器件承受的所有電源電壓VDC，而VGS電壓和漏極電流為0。一旦柵極電流Ig開(kāi)始流過(guò)，柵極源極電容CGS和柵極漏極電容CGD開(kāi)始充電，柵極到源極電壓開(kāi)始增加。充電的速度為IG/CISS。當VGS電壓達到閾值電壓后，漏極電流開(kāi)始流過(guò)。柵極電壓開(kāi)始上升到平臺電壓VGP (VGSTH+ID/gFS)，而測試器件的電壓保持在電源電壓VDC需要達到這種狀態(tài)的電荷Ig*time為QGS。當漏極的電流到達ID時(shí)，漏極的電壓開(kāi)始下降，此時(shí)，VGS保持在恒定的VGP值。柵極電流用來(lái)給電容CGD充電，Ig= CGD dVDS/dt。當VDS接近導通狀態(tài)時(shí)，平臺階段結束。在平臺階段，注入的柵極電荷為QGD，通常用它來(lái)估算電壓轉換的時(shí)間和開(kāi)關(guān)損耗。
下一步，測試器件的柵極繼續充電到最終的值，漏源極電壓變?yōu)?/span>RDSON x ID。柵源極電壓自由的上升，上升的斜率由柵極的充電電流和CISS決定,在VGS>VTH時(shí)，CISS更高，圖7b所示，導致在柵極電荷曲線(xiàn)上，更低的斜率，直到柵源極電壓達到最大值。這個(gè)柵極的電荷是所有柵極電荷QG。
圖8: 柵極電荷測試電路和波形
6.柵極電阻
對于柵極的驅動(dòng)，功率MOSFET柵極呈現和RC網(wǎng)絡(luò )類(lèi)似的阻抗。等效的電阻就是指柵極的電阻Rg。柵極的電阻由柵極多晶硅導體，金屬和連接結構的電阻產(chǎn)生。連接結構就是為了連接外部封裝的管腳，所布設的到焊盤(pán)的柵極信號線(xiàn)。
對于多晶硅柵極功率溝漕MOSFET，柵極的電阻取決于摻雜的程度和多晶硅材料的類(lèi)型（N或P型），柵極溝漕的幾何特性和器件設計的安排。對于同樣器件設計，N型溝漕功率MOSFET通常比P型有更低柵極電阻，因為在合適摻雜的多晶硅中，N型具有更低的薄膜電阻。許多開(kāi)關(guān)器件最后要使用LCR儀，100%的測量Rg。
7.開(kāi)通和關(guān)斷
功率MOSFET數據表通常有阻性負載的開(kāi)關(guān)特性，取決于Rg，Ciss和Crss。當寄生的電感和柵極驅動(dòng)細節因素影響到實(shí)際的測量時(shí)，可以檢查基本的物理特性。圖9示出了功率MOSFET阻性負載開(kāi)關(guān)測試電路和波形。
圖9:阻性負載開(kāi)關(guān)測試電路和波形
td(on) – 開(kāi)通延時(shí)時(shí)間,這個(gè)值是Vgs上升到超過(guò)10%的柵極驅動(dòng)電壓，同時(shí)漏極電流上升到超過(guò)規定值的時(shí)間，在td(on)時(shí)刻，VGS達到閾值電壓，這段時(shí)間由Rg Ciss時(shí)間常數數千決定。
tr – 上升時(shí)間,這個(gè)值是漏極電流從10%負載電流上升到90%的負載電流時(shí)間，取決于VTH，跨導gFS和Rg Crss時(shí)間常數。
td(off) –關(guān)斷延時(shí)時(shí)間,這個(gè)值是Vgs下降到90%的柵極驅動(dòng)電壓，同時(shí)漏極電流下降到低于90%負載電流的時(shí)間，是電流開(kāi)始轉移到負載中的延時(shí)，取決于Rg Ciss。
tf – 下降時(shí)間,這個(gè)值是漏極電流從90%負載電流下降到10%的負載電流時(shí)間，取決于VTH，跨導gFS和Rg Crss時(shí)間常數。
8.體二極管正向壓降
VSD是集成的體內二極管在施加一定的源極電流時(shí)，正向壓降的測量值。施加的源極電流典型值為1A，在數據表中，它和正向壓降的最大限制值一同定義。圖10示出了二極管在兩種溫度下的典型的正向I-V特性。對于A(yíng)OS SRFET，典型的VSD比通常的MOSFET要低，為0.4V。低的VSD可以減小二極管導通時(shí)的功率損耗。因此，SRFET是DCDC變換器下管FET，以及其它要求體二極管導通一定時(shí)間的應用的理想選擇。
圖10:體二極管正向特性
9.體二極管反向恢復
當二極管從導通狀態(tài)切換為關(guān)斷狀態(tài)時(shí)，MOSFET的寄生體二極管產(chǎn)生反向恢復，因為存儲的少子電荷必須被清除，在器件內部，或者通過(guò)負電流主動(dòng)的清除，或者通過(guò)復合被動(dòng)的清除。
在數據表中，有三個(gè)參數列出來(lái)表示二極管的反向恢復。
trr: 體二極管反向恢復時(shí)間。
IRM: 體二極管反向峰值電流。
Qrr: 體二極管反向恢復電荷，就是二極管電流波形的負電流部分的面積。
上面的參數隨著(zhù)測試條件的變化而變化，如加的電壓VDS和di/dt等。參數的定義和測試的電路如圖11所示。
&nb